| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | init.do | 714 | logplain | 
| -rw-r--r-- | init_adc.do | 457 | logplain | 
| -rw-r--r-- | init_cal.do | 626 | logplain | 
| -rw-r--r-- | init_spi.do | 853 | logplain | 
| -rw-r--r-- | top_run_msim_rtl_verilog.do | 255 | logplain | 
|  | index : e2-verilab | |
| IC-EE2 Verilog Laboratory | git daemon user | 
| summaryrefslogtreecommitdiff | 
| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | init.do | 714 | logplain | 
| -rw-r--r-- | init_adc.do | 457 | logplain | 
| -rw-r--r-- | init_cal.do | 626 | logplain | 
| -rw-r--r-- | init_spi.do | 853 | logplain | 
| -rw-r--r-- | top_run_msim_rtl_verilog.do | 255 | logplain |